3D SoC并行測(cè)試中TAM調(diào)度優(yōu)化設(shè)計(jì)
關(guān)鍵詞：測(cè)試外殼 測(cè)試調(diào)度 測(cè)試時(shí)間
摘要：提出了一種在功耗及測(cè)試并行性約束下三維片上系統(tǒng)(System on Chip,SoC)綁定中測(cè)試階段并行測(cè)試的優(yōu)化策略,通過(guò)最大限度地利用測(cè)試訪問(wèn)機(jī)制(Test Access Mechanism,TAM)資源,大大減少了測(cè)試時(shí)間,降低了測(cè)試成本。在3D SoC的測(cè)試過(guò)程中系統(tǒng)TAM資源十分有限,通過(guò)設(shè)計(jì)相應(yīng)的測(cè)試外殼結(jié)構(gòu),對(duì)系統(tǒng)當(dāng)前狀態(tài)下空閑的TAM資源與待測(cè)芯核內(nèi)部掃描鏈進(jìn)行重新分配,使待調(diào)度的芯核提前進(jìn)入測(cè)試階段,減少了并行測(cè)試過(guò)程中的空閑時(shí)間塊。在該結(jié)構(gòu)基礎(chǔ)上調(diào)整各芯核調(diào)度順序,使測(cè)試過(guò)程滿足各項(xiàng)約束條件。在ITC’02電路上的實(shí)驗(yàn)結(jié)果表明,在同樣的功耗約束及測(cè)試并行性約束條件下,所提方法與現(xiàn)有方法相比更有效地降低了測(cè)試時(shí)間。
計(jì)算機(jī)工程與應(yīng)用雜志要求:
{1}本刊注釋一律采用國(guó)標(biāo)形式，腳注尾注分開(kāi)。引用文獻(xiàn)依次注明：作者、文獻(xiàn)名、出版社、出版年、出版時(shí)間、頁(yè)碼等項(xiàng)，并請(qǐng)核對(duì)無(wú)誤。
{2}編輯部收到稿件后立即編號(hào)，并給回執(zhí)，日后聯(lián)系時(shí)請(qǐng)注明編號(hào)。在接到本刊回執(zhí)3個(gè)月未接到稿件處理通知書(shū)，系該稿仍在審閱中。
{3}本刊可對(duì)來(lái)稿做必要的文字修改、刪節(jié)；投寄本刊的稿件自發(fā)表之日起，其網(wǎng)絡(luò)傳播權(quán)即授予本刊。
{4}篇名要簡(jiǎn)明、具體、確切，一般不超過(guò)20個(gè)字，且應(yīng)避免使用縮略詞、字符、代號(hào)和公式等。
{5}關(guān)鍵詞盡量使用MeSH詞匯，或從文題、摘要、正文中選取與本文研究或討論中的中心問(wèn)題有關(guān)和必要的詞。
注：因版權(quán)方要求，不能公開(kāi)全文，如需全文，請(qǐng)咨詢雜志社
