計算機與數字技術（Iet Computers And Digital Techniques）在中科院分區(qū)中位于4區(qū)，JCR分區(qū)位于Q3。審稿速度一般為 12周，或約稿 ，且近兩年沒有被列入國際預警名單，您可以放心投稿。如果您需要投稿指導，可在線咨詢我們的客服老師，我們將竭誠為您服務。

IET 計算機與數字技術發(fā)表技術論文，介紹數字片上系統(tǒng)設計和電子及嵌入式系統(tǒng)測試各個方面的最新研究和開發(fā)工作，包括設計自動化工具（方法、算法和架構）的開發(fā)。特別歡迎基于與 CMOS 技術縮小相關的問題的論文。它面向計算機和數字系統(tǒng)設計和測試領域的研究人員、工程師和教育工作者。

感興趣的關鍵主題領域是：

設計方法和工具：CAD/EDA 工具、硬件描述語言、高級和架構綜合、硬件/軟件協(xié)同設計、基于平臺的設計、3D 堆疊和電路設計、片上系統(tǒng)架構和 IP 核、嵌入式系統(tǒng)、邏輯綜合、低功耗設計和功率優(yōu)化。

仿真、測試和驗證：電氣和時序仿真、基于仿真的驗證、硬件/軟件協(xié)同仿真和驗證、混合域技術建模和仿真、硅后驗證、功率分析和估算、互連建模和信號完整性分析、硬件信任和安全性、可測試性設計、嵌入式核心測試、片上系統(tǒng)測試、在線測試、自動測試生成和延遲測試、低功耗測試、可靠性、故障建模和容錯。

處理器和系統(tǒng)架構：多核系統(tǒng)、通用和專用處理器、DSP 應用的計算算法、算術和邏輯單元、高速緩存、內存管理、協(xié)處理器和加速器、片上系統(tǒng)和網絡、嵌入式內核、平臺、多處理器、分布式系統(tǒng)、通信協(xié)議和低功耗問題。

可配置計算：嵌入式內核、FPGA、快速原型設計、自適應計算、可演化和靜態(tài)和動態(tài)可重構及可重新編程系統(tǒng)、可重構硬件。

針對可變性、功耗和老化的設計：針對可變性、功耗和老化感知設計、內存、FPGA、IP 組件、3D 堆疊、能量收集的設計方法。

案例研究：新興應用、工業(yè)設計中的應用以及設計框架。